From dd7ffd32de0818d29fdc1a35386708da3746f5c8 Mon Sep 17 00:00:00 2001
From: Manuel Traut <manut@mecka.net>
Date: Mon, 21 Feb 2011 23:50:21 +0100
Subject: vorlesung1 ready :)

make vorlesung to build presentation and handout

Signed-off-by: Manuel Traut <manut@mecka.net>
---
 basics/cpu-arch/pres_cpu-arch.tex | 67 +++++++++++++++++++++++++++++++++------
 1 file changed, 57 insertions(+), 10 deletions(-)

(limited to 'basics/cpu-arch/pres_cpu-arch.tex')

diff --git a/basics/cpu-arch/pres_cpu-arch.tex b/basics/cpu-arch/pres_cpu-arch.tex
index cbbada3..141c194 100644
--- a/basics/cpu-arch/pres_cpu-arch.tex
+++ b/basics/cpu-arch/pres_cpu-arch.tex
@@ -33,7 +33,7 @@ Register - Rechenwerk - Befehlsdekoder - Bus - Cache (optional)
 		\item DECODE - OPCODE in ALU-Schaltinstruktionen wandeln
 		\item FETCH - Operanden (OPERANDS) aus RAM / ROM laden
 		\item EXECUTE
-		\item WRITE BACK - schreiben des Ergebnises in RAM / ROM (OPCOUNTER++)
+		\item WRITE BACK - schreiben des Ergebnisses in RAM / ROM (OPCOUNTER++)
 	\end{itemize}
 \item[Bus] Adressbus (zentraler Adressdecoder -> Chip Select), Datenbus
 \end{description}
@@ -57,7 +57,7 @@ Register - Rechenwerk - Befehlsdekoder - Bus - Cache (optional)
 \begin{frame}[containsverbatim]
 \frametitle{OPCODE vs Assembler}
 \begin{description}
-\item[OPCODES] sind immer Prozessorspezifisch
+\item[OPCODES] sind immer prozessorspezifisch
 \item[OPCODE] eindeutige Nummer eines Befehls
 \item[Befehlssatz] Summe aller OPCODES eines Prozessors
 \item[Mnemonic] lesbare Abk. eines OPCODES -> Assemblerbefehl
@@ -147,7 +147,7 @@ Nachteil: Speicherbedarf Pointer
 \subsubsection{Memory Management Unit}
 
 \begin{frame}
-\frametitle{Memory Managemenut Unit (MMU)}
+\frametitle{Memory Management Unit (MMU)}
 \begin{itemize}
 \item Prozess sieht zusammenh\"angenden, konstanten, virtuellen Speicher
 \item Kernel programmiert den TLB (Translation Look-aside Buffer) der MMU
@@ -180,7 +180,6 @@ Nachteil: Speicherbedarf Pointer
 \end{itemize}
 \end{frame}
 
-\subsection{ARM: Xscale}
 \begin{frame}
 \frametitle{Xscale}
 \begin{itemize}
@@ -261,25 +260,73 @@ Splitted into three families:
 \end{itemize}
 \end{frame}
 
+\subsubsection{PowerPC}
 \begin{frame}
 \frametitle{PowerPC}
+\begin{itemize}
+\item 32 und 64 bit Versionen
+\item Big Endian (einige CPUs umschaltbar)
+\item Gleitkommazahlen: double, float
+\item dual cores und 2 CPU Betrieb möglich
+\end{itemize}
 \end{frame}
 
 \begin{frame}
-\frametitle{CELL}
+\frametitle{PowerPC: Einsatzgebiete}
+\begin{itemize}
+\item embedded Systeme
+\item Konsolen: GameCube, Wii, XBox 360
+\item frühere Apple Systeme (G4, G5)
+\item IBM System p: 1-64 Single/Quad Core CPUs (i5 OS, AIX, Linux)
+\item IBM Blades
+\end{itemize}
 \end{frame}
 
+\subsubsection{CELL}
 \begin{frame}
-\frametitle{x86}
+\frametitle{CELL}
+\begin{itemize}
+\item 64-bit PowerPC Kern:
+\begin{itemize}
+\item 2 Threads gleichzeitig
+\item 512kB L2 Cache
+\end{itemize}
+\end{itemize}
 \end{frame}
 
-\subsubsection{Voraussetzungen f\"ur Linux}
 \begin{frame}
-Bit ?
+\frametitle{CELL}
+\begin{itemize}
+\item 8 Synergistic Processing Units (SPU):
+\begin{itemize}
+\item 128 128 Bit Register
+\item Memory Flow Controller (DMA in Hauptspeicher, andere SPU)
+\item 256kB Speicher
+\end{itemize}
+\end{itemize}
+\end{frame}
 
-MMU ?
+\begin{frame}
+\frametitle{CELL}
+\begin{itemize}
+\item Element Interconnect Bus (EIB):
+\begin{itemize}
+\item 96 bytes / Takt
+\item 8 byte Zugriff je SPU / PPE
+\end{itemize}
+\item Einsatz: IBM Blades, PS3 (3.2 GHz, 7 SPEs), \dots
+\end{itemize}
+\end{frame}
 
-ARCH Support ?
+\subsubsection{Voraussetzungen f\"ur Linux}
+\begin{frame}
+\frametitle{Voraussetzungen f\"ur Linux}
+\begin{description}
+\item[Bit:] 32
+\item[MMU:] ja / ucLinux nein
+\item[ARCH:] gcc sollte verfügbar sein
+\item[RAM:] Größenordnung 2MB / Übung
+\end{description}
 \end{frame}
 
 \input{tailpres}
-- 
cgit v1.2.3

