diff options
| author | John Ogness <john.ogness@linutronix.de> | 2018-04-19 11:03:45 +0200 |
|---|---|---|
| committer | John Ogness <john.ogness@linutronix.de> | 2018-04-19 11:03:45 +0200 |
| commit | ea793b23c98403cefb38670d02a778b843bdf997 (patch) | |
| tree | abef3328bd017512394c315ddff9a3bd4b40a2be /basics/cpu-arch/pres_cpu-arch.tex | |
| parent | 6c4b8bc457831a351875ec1415d37ccb471bfc20 (diff) | |
replace *all* tabs with spaces
There are times when tabs are allowed and times when they are not.
Let's just simply never use tabs for anything. This makes it easy
to find presentations where tabs were accidentally inserted.
Signed-off-by: John Ogness <john.ogness@linutronix.de>
Diffstat (limited to 'basics/cpu-arch/pres_cpu-arch.tex')
| -rw-r--r-- | basics/cpu-arch/pres_cpu-arch.tex | 30 |
1 files changed, 15 insertions, 15 deletions
diff --git a/basics/cpu-arch/pres_cpu-arch.tex b/basics/cpu-arch/pres_cpu-arch.tex index 141c194..b57f3f1 100644 --- a/basics/cpu-arch/pres_cpu-arch.tex +++ b/basics/cpu-arch/pres_cpu-arch.tex @@ -27,14 +27,14 @@ Register - Rechenwerk - Befehlsdekoder - Bus - Cache (optional) \begin{description} \item[Befehlsdekoder] - \begin{itemize} - \item FETCH - Befehl (OPCODE) aus RAM / ROM laden - (Prefetch - laden mehrere Befehle in ein Prefetch Register) - \item DECODE - OPCODE in ALU-Schaltinstruktionen wandeln - \item FETCH - Operanden (OPERANDS) aus RAM / ROM laden - \item EXECUTE - \item WRITE BACK - schreiben des Ergebnisses in RAM / ROM (OPCOUNTER++) - \end{itemize} +\begin{itemize} +\item FETCH - Befehl (OPCODE) aus RAM / ROM laden + (Prefetch - laden mehrere Befehle in ein Prefetch Register) +\item DECODE - OPCODE in ALU-Schaltinstruktionen wandeln +\item FETCH - Operanden (OPERANDS) aus RAM / ROM laden +\item EXECUTE +\item WRITE BACK - schreiben des Ergebnisses in RAM / ROM (OPCOUNTER++) +\end{itemize} \item[Bus] Adressbus (zentraler Adressdecoder -> Chip Select), Datenbus \end{description} \end{frame} @@ -45,11 +45,11 @@ Register - Rechenwerk - Befehlsdekoder - Bus - Cache (optional) \begin{description} \item[Cache] beinhaltet zuletzt verwendete Daten - \begin{itemize} - \item L1 im Kern / wenige KB gross / am Schnellsten abrufbar - \item L2 nicht im Kern / wenige MB gross - \item L3 von allen Kernen geteilt / einige MB gross - \end{itemize} +\begin{itemize} +\item L1 im Kern / wenige KB gross / am Schnellsten abrufbar +\item L2 nicht im Kern / wenige MB gross +\item L3 von allen Kernen geteilt / einige MB gross +\end{itemize} \end{description} \end{frame} @@ -86,7 +86,7 @@ SI (Sourceindexregister) wird um den Wert eins inkrementiert. simple.c: int main(int argc, char **argv) { - return argc++; + return argc++; } $ gcc -o simple.c @@ -152,7 +152,7 @@ Nachteil: Speicherbedarf Pointer \item Prozess sieht zusammenh\"angenden, konstanten, virtuellen Speicher \item Kernel programmiert den TLB (Translation Look-aside Buffer) der MMU \item Speicherzugriff auf virtuelle Adresse wird von der MMU in tats\"achliche, - physikalische Adresse \"ubersetzt + physikalische Adresse \"ubersetzt \end{itemize} \end{frame} |