Es wird der Status aller digitalen Eingänge von CPX2 auf den digitalen Ausgängen von CPX1 dargestellt. Hierbei soll die Latenz zwischen Zustandsänderungen an den Eingängen von CPX2 und Zustandsänderung der Ausgänge an CPX1 möglichst gering und konstant sein.